

Chapitre 2

L'additionneur 5 bits et transcodeur 7 segments

2.1 Additionneur 5 bits

- L'additionneur 5 bits est construit avec 5 additionneurs 1 bit en cascade. Vu de l'extérieur, il ressemble à cela :




FIGURE 2.1 – Entité de l'additionneur 5 bits

- Structure interne :




FIGURE 2.2 – Structure interne (architecture) de additionneur 5 bits

- **Créer** un nouveau projet : *add_sous*.
- **Récupérer** le circuit *addi1* réalisé au TD précédent : *Projet >> Charger une librairie>> Librairie logisim-Evolution*
- **Ajouter** la librairie du premier TP : *addi1.circ*




FIGURE 2.3 – Ajout d'une librairie

- La librairie *addi1* est maintenant ajoutée à la liste des bibliothèques disponibles dans Logisim.
- **Renommer** le main en *addi5*.
- **Câbler** l'additionneur 5 bits en utilisant le circuit *addi1*.
 - Les entrées sont des bus de taille 5 bits. Ce paramètre est changé dans l'onglet *Largeur données*.

Propriétés	État
Broche "a"	
FPGA supporté :	Pris en charge
Orientation	→ Est
Sortie ?	Non
Largeur données	5
Trois états ?	Non
Comportement	Inchangé
Étiquette	a
Police de l'étiquette	SansSerif Gras 16
Base	Binaire
Apparence	Formes de flèche

FIGURE 2.4 – Changement de la taille du bus d'entrée

- Les bus d'entrée et de sortie doivent être découpés bit à bit pour s'adapter à l'entrée du circuit *addi1*. Pour cela, on utilise un *répartiteur (Splitter)* à sélectionner dans la librairie *Câblage*.
- Pour ce répartiteur, indiquer son orientation, le nombre de terminaisons et la largeur du faisceau dans les propriétés.

Propriétés	État
Répartiteur (Splitter) (160,210)	
FPGA supporté :	Pris en charge
Orientation	→ Est
Nbr Terminaisons	5
Largeur faisceau	5
Apparence	À gauche
Espacement	3
Bit 0	0 (↑ Haut)
Bit 1	1
Bit 2	2
Bit 3	3
Bit 4	4 (↓ Bas)

FIGURE 2.5 – Changement des propriétés du répartiteur




FIGURE 2.6 – Connexion du répartiteur avec le bus et le circuit add1

— Il est possible de changer la base pour les valeurs d'entrées ou de sortie.

Propriétés	État
Broche "a"	
FPGA supporté :	Pris en charge
Orientation	→ Est
Sortie ?	Non
Largeur données	5
Trois états ?	Non
Comportement	Inchangé
Étiquette	a
Police de l'étiquette	SansSerif Gras 16
Base	Binaire
Apparence	Binaire
	Octal
	Décimal signé
	Décimal non-signé
	Hexadécimal
	Flottant

FIGURE 2.7 – Changement de base pour la représentation des nombres

- **Simuler** le circuit *addi5* et **vérifier** son fonctionnement pour quelques combinaisons des entrées.
- **Implémenter** et **tester** sur la maquette.

2.2 L'additionneur-soustracteur 5 bits

- Le soustracteur 5 bits est réalisé avec un additionneur 5 bits. Comme $A - B = A + (-B)$, on fait le complément à 2 de B, c'est à dire (le complément à 1) + 1. B est inversé pour complémenter à 1, ci=op est mise à 1 pour faire +1.
- La figure suivante donne la vue externe (l'entité) de l'additionneur soustracteur, l'entrée op permet de sélectionner l'addition (op = 0) ou la soustraction (op = 1) :




FIGURE 2.8 – Additionneur-Soustracteur 5 bits

- Structure interne (architecture) de l'additionneur soustracteur 5 bits :




FIGURE 2.9 – Architecture de l'additionneur-soustracteur 5 bits

- **Réaliser** le circuit *addi_sous5*.
- **Simuler** le circuit et **vérifier** son fonctionnement pour quelques combinaisons des entrées.
- **Implémenter** et **tester** sur la maquette.

2.3 Transcodage et affichage

2.3.1 Introduction

La maquette Cyclone V GX Starter Kit dispose de quatre afficheurs à 7 segments à anodes communes, commandables indépendamment. Plutôt que d'allumer les quatre afficheurs simultanément, un seul est activé à la fois, les trois autres restent éteints. Cette sélection est effectuée de manière cyclique à une fréquence suffisamment élevée pour que l'œil humain, grâce au phénomène de persistance rétinienne, perçoive les quatre afficheurs comme étant allumés en continu.

- Pour commencer, il faut créer un transcodeur hexadécimal vers 7 segments (circuit *transcodeur_hex_7seg_enable*) qui transforme un code binaire sur 4 bits en 7 signaux qui affichent le caractère correspondant sur l'afficheur si *enable* est actif.
- Ensuite, il faudra gérer la rotation des données sur les afficheurs (circuit *mux_4affi*).




FIGURE 2.10 – Schéma de principe de l'architecture globale

2.3.2 Transcodeur Hexa - 7 segments : circuit *transcodeur_hex_7seg*




FIGURE 2.11 – Schéma de principe du transcodeur hexadécimal 7 segments

- Le transcodeur reçoit une entrée sur 4 bits (code hexadécimal) et fournit 8 sorties à l’afficheur (7 segments). Le point décimal n’est pas relié au fpga sur la carte Cyclone V GX Starter Kit.
- Pour allumer une led (segment) de l’afficheur, il faut affecter son entrée à 0.
- **Compléter** la table de vérité du transcodeur.

hex(3 :0)	seg(6 :0)

TABLE 2.1 – Table de vérité du transcodeur hexadécimal 7 segments

- **Créer** un nouveau projet, nommé *affichage_multiplxe*.
- **Créer** un nouveau circuit nommé *transcodeur_hex_7seg* dont la vue externe (entité) est représentée par la figure suivante :




FIGURE 2.12 – Schéma de principe du transcodeur hexadécimal 7 segments

- **Réaliser** le circuit *transcodeur_hex_7seg* en renseignant sa table de vérité.
- **Simuler** le circuit et **valider** le bon fonctionnement du décodeur.
- **Implémenter** le circuit sur la maquette Cyclone V GX Starter Kit et **tester** pour toutes les combinaisons possibles.

2.3.3 Transcodeur Hexa - 7 segments avec *enable*

Afin de pouvoir allumer ou éteindre l'afficheur 7 segments, il est nécessaire d'ajouter une entrée *enable* au circuit précédent.

- **Créer** un nouveau circuit *transcodeur_hex_7seg_enable* dans le même projet.
- **Réaliser** le circuit *transcodeur_hex_7seg_enable*, dont l'entité est donnée ci-dessous, à l'aide du circuit *transcodeur_hex_7seg* précédent, ainsi qu'un *multiplexeur* et une *constante*.




FIGURE 2.13 – Entité du transcodeur hexadécimal 7 segments avec entrée *enable*

- **Simuler** le circuit et **valider** le bon fonctionnement du nouveau décodeur.
- **Implémenter** le circuit sur la maquette Cyclone V GX Starter Kit et **tester** pour toutes les combinaisons possibles.

2.3.4 Multiplexage des données : circuit *mux_4affi*

Pour cette application, on souhaite afficher la valeur hexadécimale de 4 chiffres sur les 4 afficheurs de la maquette. Il est nécessaire de s'adresser séparément aux afficheurs par un bus de sélection. Il faut

également sélectionner les 4 bits de données que l'on souhaite afficher sur l'afficheur choisi.




FIGURE 2.14 – Chronogramme présentant le multiplexage

- Cette étape consiste à réaliser le multiplexage des 16 signaux d'entrée nommés $data_in(15:0)$ vers la sorties $data_out(3:0)$. La sélection se fera par 2 fils nommés $sel(1:0)$ et le choix de l'afficheur se fait à l'aide du bus $enable(3:0)$. Le tableau suivant explique le mode de sélection.

$sel(1:0)$	afficheur sélectionné	$enable(3:0)$	$data_out(3:0)$
00	HEX_0	0001	$data_in(3:0)$
01	HEX_1	0010	$data_in(7:4)$
10	HEX_2	0100	$data_in(11:8)$
11	HEX_3	1000	$data_in(15:12)$

TABLE 2.2 – Multiplexage de $data_in$ et sélection de $enable$ en fonction de l'entrée sel

- Créer un nouveau circuit nommé mux_4affi dont la vue externe (entité) est représentée par la figure suivante :




FIGURE 2.15 – Entité de mux_4affi

- En utilisant les multiplexeurs et les splitters disponibles dans Logisim-Evolution, **câbler** l'architecture de l'entité *mux_4affi*.
- **Simuler** son fonctionnement.

2.3.5 Le circuit affichage complet




FIGURE 2.16 – Entité et architecture du circuit affichage

- **Créer** un nouveau circuit *affichage_multiplexe* dont l'entité et l'architecture sont représentées par la figure précédente. **Câbler** le circuit *affichage_multiplexe*.
- **Simuler** le projet.
- **Implémenter** le composant cible et **tester** le fonctionnement sur la maquette. L'entrée *sel* sera réalisée par deux boutons poussoirs et *data_in(15:0)* sera construit à partir d'une constante sur 4 bits et de 12 bits correspondants aux 10 switches + 2 boutons poussoirs.